芯片设计行业正在经历一场由人工智能驱动的深刻变革。法国AI芯片设计初创企业Verkor.io近日公布了一项突破性研究成果：其研发的智能AI系统DesignConductor仅凭借一份219字的需求文档，耗时12小时就自主完成了一款完整RISC-V架构CPU核的全流程设计，最终输出了经过验证、可直接用于版图流片的GDSII文件。这一设计效率相较商业芯片设计行业18至36个月的常规研发周期，实现了数个数量级的提升，引发了业界的广泛关注。
在传统芯片设计流程中，一颗处理器的诞生通常需要数十名资深工程师协同工作，历经架构设计、RTL编码、仿真验证、物理设计等多个阶段，整个周期长达数月甚至数年。而Verkor.io的这项成果意味着，AI智能体已经具备了独立完成芯片设计全流程的能力，这将对整个半导体行业产生深远影响。
一、VerCore设计成果亮相
此次由AI自主设计的CPU核被命名为VerCore，采用五级流水线顺序执行、单发射架构。在ASAP7 7nm工艺设计套件下，VerCore可稳定运行在1.48GHz主频，CoreMark基准测试跑分达到3261，性能水平对标Intel在2011年推出的Penryn架构赛扬SU2300移动处理器。这一性能表现虽然与当今主流处理器存在明显差距，但考虑到这完全是由AI系统自主设计完成的成果，其技术意义远超性能本身。
在设计过程中，AI系统还自主完成了多项核心优化工作。其中最引人注目的是设计出了主频高达2.57GHz的高速Booth-Wallace乘法器，以及经过多方案实测验证后确定的最优单周期分支惩罚设计。这些优化方案并非简单套用模板，而是AI系统通过自主分析、比较多种候选方案后选出的最优解，展现了相当强的工程设计能力。
二、技术突破与当前局限
Verkor方面强调，这是行业内首次由自主智能体完成从规格定义到版图文件输出的CPU全流程设计。DesignConductor系统本身并非单一的AI模型，而是一个基于大语言模型的智能体调度框架，它将芯片设计流程分解为多个结构化步骤，参照人类芯片架构师团队的工作方式，依次执行设计、实现、验证等环节。
然而，研究团队也坦诚公开了该系统的诸多局限。首先，AI有时会低估设计问题的解决复杂度，对硬件描述语言Verilog的理解存在偏差，这会影响时序问题的调试效率。其次，VerCore目前仅完成了仿真环境下的功能验证，并未进行实际的芯片流片生产。其采用的ASAP7 7nm工艺设计套件属于学术研究工具，并非可量产的商用工艺节点。此外，研究团队测算，想要借助该系统完成商用级芯片设计，仍需要5至10名行业专家全程引导。
三、商用前景与行业影响
对于大规模商用的前景，Verkor团队指出了一个核心瓶颈：随着芯片设计复杂度的提升，系统所需的算力资源会呈非线性增长。这意味着该系统在处理简单处理器核心时表现出色，但面对复杂的商用级SoC设计时，算力成本可能成为阻碍。
尽管如此，该成果对芯片设计行业的象征意义仍然重大。Verkor计划于2026年4月底开源VerCore的RTL源码与构建脚本，并将在年度电子设计自动化大会上展示该芯片的FPGA实现方案。开源之后，全球学术社区和开发者将能够在此基础上进行改进和扩展，有望加速AI辅助芯片设计技术的成熟与普及。在此之前，行业内已有英伟达等公司探索用AI辅助芯片单元设计，但Verkor的方案首次实现了从Spec到GDSII的全流程自主化，标志着AI在芯片设计领域迈出了关键一步。
